南韩媒体 The Elec 报导，三星计划使用背面供电网络 (BSPDN) 技术用于 2 纳米芯片。研究员 Park Byung-jae 在日前举行的三星技术论坛 SEDEX 2022 介绍 BSPDN 细节。从过去高 K 金属栅极技术到 FinFET，接着迈向 MBCFET，再到 BSPDN，FinFET 仍是半导体制程最主流技术，之前称为 3D 晶体管，是 10 纳米等级制程关键，三星已转向发展下一代 GAAFET。
三星未来藉小芯片设计架构，不再单个芯片应用同节点制程技术，可连结不同代工厂、不同节点制程各种芯片模块，也称为 3D-SOC。BSPDN 可解释成小芯片设计演变，原本将逻辑电路和存储器模块整合的现有方案，改成正面具备逻辑运算功能，背面供电或讯号传递。
BSPDN 并不是首次出现，概念于 2019 年 IMEC 研讨会就出现过，到 2021 年 IEDM 论文又再次引用。2 纳米制程应用 BSPDN 后，经后端整合设计和逻辑最佳化，可解决 FSPDN 的前端布线壅塞问题，性能提高 44%，功率效率提高 30%。
