高压输出集成电路,高压集成技术

中国论文网 发表于2024-06-05 02:44:09 归属于电子论文 本文已影响491 我要投稿 手机版

       今天中国论文网小编为大家分享毕业论文、职称论文、论文查重、论文范文、硕博论文库、论文写作格式等内容.                    

 中图分类号:TN405 文献标识码:A 文章编号:1674-7712 (2014) 16-0000-01   等离子平板显示屏(PDP)是目前比较新式的一种显示器,主要显示直视式图像,以特殊的数字信号和立体直观的图像效果赢得了人们的青睐,这种直接的驱动方式能让数字电视的显示屏显得尤为清晰、出众。随着时代的发展,科学技术的不断进步,为数字电视的工业也带来了新的技术和手段,特别是在彩色电视(PDF)方面取得了显著的成绩,但是随着电视尺寸的逐渐加大,对清晰度的要求也越来越高,怎样能降低PDF的使用成本,提高生产效益,是摆在驱动芯片前的重要难点。PDP驱动芯片有2种类型,一种是驱动扫描电极,一种是驱动寻址电极。这两种芯片在电路结构上基本一致,主要的差异就在于提供了耐压和输出电流不同,根据目前PDF的电压要求,驱动集成电路不能超过160V,源端电流的范围在25~100mA,吸收端电流的范围在400~1000mA,主要是将数字逻辑信号变为具有驱动能力的脉冲信号,所以就需要高压集成电路来调和电路,而为了更好地提高器件的电阻和电压性能,很多HV-pLDMOS都采用了reduced surface field的内部电路结构,这在很大程度上提高了工业的生产成本和制作难度,因此,我们主要提出一种新型的能够具有高压兼容的CMOS工艺来解决这一难题,为PDP扫描驱动集成电路提供实验基础。   一、经过改良的电路结构和器件   PDP驱动芯片是多路高压的重要输出组成部分,每个输出都有高压电路。应该根据每个芯片的面积来选择相适应的电路结构,并且与当下的生产工艺相结合,达到性能最优化。图1就是2种不同标准下工业结构所展现的高压器件结构,   图1(b)在CMOS工艺的前提下充分完成了场氧栅HV-nVDMOS器件和HV-pMOS器件的结构图,而图1(a)的兼容工业比较大,主要是采用HVpMOS减少了三个光刻版、一次氧化工艺、两次注入等,同时场氧栅的厚度比较厚,对跨导和导通电阻都有很大的影响。HV-pLDMOS是比较常规的器件,在实验过程中,要根据电路对阈值电压的要求,对场注入进行适应的调整。两个P-环层注入时要保持超过10.0Lm的间距,同时漏极P-环漂移区也要超过12.5Lm。   为了更好的解决上述工艺所产生的跨导减小等劣势,所以不可以将HV-pMOS器件直接作为高压输出的驱动管。运用N4(HV-nVDMOS)管来替换掉HV-pLDMOS管,同时加入二极管ZD来掌握N的导通,在面积一样的条件下,HV-pLDMOS的驱动能力要低于HV-nVDMOS,而N的器件结构比较简单,降低了设计难度。   图1 两种不同工艺情况下的高压器件结构   二、工艺流程   由于芯片主要的运用了多路的高压输出,PN结隔离可以对高压信息进行有效的闩锁效应限制,在这次的芯片工艺中,主要采用硅来作为芯片的衬底材料,首先,在电阻率达到一定范围时分别导入N+和N+埋层,让nVDMOS的导通电阻下滑,然后,依次是P+隔离、P阱、深磷N+、P-环注入,在氧化后,由于没有运用RESURF结构,所以不需要采用PDA和HV-N的注入,运用场氧作栅来取代原先厚栅氧的氧化过程,缩短了工艺流程,最后将低压的P-body、CMOS栅生长、金属铝、源漏区注入,符合CMOS的工艺标准。   三、测试结果   通过分析,我们可以发现HV-nVDMOS管的阈值电压为1.83V,输出电流和源端HV-nVDMOS的输出流量是70mA,吸收端HV-nVDMOS管为500mA的输出流量,这是判定器件功率最关键的参数之一,由于高压的输出管上端和下端都是运用HV-nVDMOS,所以HV-pLDMMOS和高压输出电路相比于常规电路在同样的条件下能发挥更大的驱动能力。   通过对场氧栅HV-pMOS器件的I-V特性曲线分析,我们发现,场氧栅HV-pMOS器件在耐用和源漏方面的数据都可以在170V左右,栅源耐压的范围在400V以上,符合电路的要求与标准,从特性曲线角度来看,HV-pMOS管的阈值电压数据在6.50V时,它的输出电流数据就是4.6mA,和仿真曲线保持在相同的水平上,因为HV-pMOS器件只是为了能让高压信号产生平移,不再是作为输出驱动管的功能,所以它的电流处理和跨导能力都无法再对高压电路的输出产生作用。   四、结束语   综上所述,我们主要介绍了一种新型的兼容性比较好的的驱动集成电路芯片,能大大减少工艺环节,减少生产成本,提高经济效益。通过实验测试,HV-pMOS和HV-nVDMOS的耐压都在165V以上,输出电流的最大饱和数值为500mA。   参考文献:   [1]蒋苓利.功率集成电路中高压ESD防护表面电流抑制模型与器件研究[J].电子科技大学,2013(10).   [2]樊航.高压集成电路中LDMOS结构在ESD应力下的特性研究[J].电子科技大学,2013(10).   [3]程骏骥.智能功率集成电路中功率半导体器件的研究[J].电子科技大学,2013(10).   [4]孙伟锋,张波,肖胜安.功率半导体器件与功率集成技术的发展现状及展望[J].中国科学:信息科学,2013(05).

  中国论文网(www.lunwen.net.cn)免费学术期刊论文发表,目录,论文查重入口,本科毕业论文怎么写,职称论文范文,论文摘要,论文文献资料,毕业论文格式,论文检测降重服务。

返回电子论文列表
展开剩余(